⑫公開特許公報(A)

昭64-15947

MInt Cl.1

證別記号

厅内整理番号

砂公開 昭和64年(1989)Ⅰ月19日

H 01 L

7925-5F A = 7514 - 5F

審査請求 未請求 発明の数 1 (全3頁)

会発明の名称

半導体装置

创特 頤 昭62-171980

倒出 頤 昭62(1987)7月9日

総発 明 者 大 内

東京都港区芝5丁目33番1号 日本電気採式会社内

意出 願 人

日本電気株式会社

東京都港区芝5丁目33番1号

郵代 理 人 弁理士 栗田

BEST AVAILABLE COPY

L 発明の名称 半进体装置

2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、こ れらに配額を行り配級領域とを、上下辺に沿っ て交互に平行に配置し、顕客の要求により前記 配線領域の配線パターンのみを設計して形成す る四角形のチップからなるゲートアレイあるい はスタンダードアレイ設計方式の半導体装置に おいて、前配四角形のチップをその対角版に沿 って4つに区分し、とれら4つの三角形の各部 分にチップの周囲辺に平行に前記セル領域かよ び配線領域を交互に配置することを特徴とする 半導体裝置。
- (2) 電弧配盤シェび接地配盤を対角線に沿って設 けた特許請求の範囲第(1)項記載の半導体装置。

3. 発明の詳細な説明

産業上の利用分野

本発明はダートアレイヤスタンダードセルの設 計方式を用いて、肌客の在文に応じて論規回路を 任意に形成するLSIチップからたる半導体装置 に関し、特にゲートアレイやスタンダードセルの セル配債および促放配級に関するものである。

従来の技術

近年、各種の電子装置の多級化に対して積々の 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。とれに対処するために、ト ランジスタを有する基本構成(モル)を規則的に 配列した半導体芸板上に、脳客の要求にあった配 級パターンを設計形成して、半導体装置を形成す るととが広く行われている。

従来、との種の半導体装置の一例は第4図に示 すように、チョブの上下辺に桕ってゲートアレイ ヤスタンダードセルが配列されるセル領域1と、 配級領域2とが交互に平行に配置され、周囲に入 山力端子領域 4 を有するものであった。 ぞしても

~ 何城1の同一の列間および共った列間にある各 ★の七~相互間の接続配殻は、主に配殻領域2内 で行われ、かつとの配殻領域2においては、一般 に七~領域1に平行するX軸とこれに直交するY 軸との2つの方向の配殻パターンを別々の2届に 設け、折曲げ部にスルーホールを用いて配酵する ものであった。

したがって配線領域2の配線パターンの分布は、 第5図に示すように両側部6で少なく中央部5に 集中する傾向があり、配級領域2の悩は中央部5 の配線性に合わせて比較的に広くとる必要があり、 両側部6では配線密度が少なく有効に使用されず、 そのため七~領域が成少するという欠点があった。

また、チップ周辺にある入出力端子領域4上の 医成端子がよび接地端子からチップ内のセル領域 1に医原性圧を供給するための世族配線がよび接 地配級も、同じくセル領域1に沿って配仮される ため、チップの中央部までの配線パターンの距離 が長くなり、配線に生する征圧の阵下によりセル 回路の動作マージンを低下させる原因となってい

短くなる四角の現状に配似されているため、モル 領域間の配線領域における配組分布は、中心に対 して対称士なわち一様になり平均化される。

また健康配級パターンを対角級に沿って通すと とにより、配線距離が短縮して健康の降下が減少 し、回路の動作が安定する。

尖施例

次に本発明の実施例について図前を参照して説 明する。

本発明の一災施例を平面図で示す第1図を診照すると、本発明の半球体袋似は、四角形のチップを対角級で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配紋領域2とを周囲辺に沿って平行に配復した構成、すなわちチップの最外周から中央に向って長さが瓜に短くなるセル領域を周囲辺に沿って四角に現状に並べた構造になっている。また外周には入出力端子領域4を有している。

次に本実施例の動作について第1四を用いて説 明する。 た。

発明が解決しようとする問題点

本籍明の目的は、上記の欠点、すなわち平行に 配置されるセル領域間の配級領域の幅を広くとら なければならず、セル領域が成少するという問題 点、また框頭端子および接地端子からセル領域を の電源供給のための配線が投くなり、電圧の降下 が起き易いという問題点を解決した半導体装置を 提供することにある。

問題点を解決するための手段

本発明は上述の間が点を解決するために、四角形のチップを対角級で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配級領域とを、周囲辺に引って平行に配配し全体として現状とした構成を採用するものである。

作用

本発明は上述のように構成したので、セル領域 がチップの展外周から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配盤は、 配級領域2もセル領域1と同様に現状になってい るため、配線の均一化が図られ、配級領域2の結 を従来よりも狭めることが可能になる。

更に、第3四に示すように、チャブの上下辺に 沿った三角形部分A および C と左右辺に沿った三 角形部分B および D において、 直交する X 値およ び Y 軸の 2 耐配級の 層を セル 領域の 配置 (及さの) 方向 F に合わせて上下層を逆向きに定めることに より、同一配 超 M を用いてチャブ 内を 環状に一局 することが 可能になり、 X 軸。 Y 軸折曲 げのため のスルーホールの 放を 少なくすることが 可能にな る。

次に第2回は第1回のチップに散けられる電源 および接地の配線の構成を示してかり、電源かよ び接地配線パナーン3は入山力端子領域4の電源 端子 V かよび接地端子 G に接続されて、チップの 周囲かよび対角線に沿って設けられている。 した がって、との電源(接地)配線パナーン3からせ ル領域の各セル迄の配線が組織化され、電圧降下 が似少し、セル回路の動作を確実にすることができる。

なか、この対角線上の北級かよび接地配線バターン3は、一般の2届の配線層の上の第3層に並べて設けることもできるし、前述の各三角形部分の配線のX値、Y軸の逆転の場合に、配線のない対角級面に設けるなど任意の方法が実施される。

ただし中心の対角級配線の交点については、電 頭、扱地いずれかをスルーホールを用いて他の面 で接続するか、飛越し配線を行わせるなどによっ で実施される。

発明の効果

以上に説明したように、本系明によれば、四角形のチップを対角線で区分した4つの三角形部分に、周囲辺に沿って平行に七ル領域かよび配線領域を現状に配置するととにより、配線領域の幅を狭くでき、七ル密度の増加が図れるという効果がある。また電弧(接地)配線パメーンを対角線に沿って設けることにより、電源なよび接地の配線長をより短くし、七ル回路の動作を確実にすると


いう効果がある。更に配線領域のX軸とY軸とを 三角形部分で交互に逆に定めることにより配錐の ためのスルーホール数を少なくし、借類性を向上 できるという効果がある。


4. 図面の簡単を説明


第1図は本条明の一尖施例の平面図、第2図は本条明の構成における単版(接地)配線を示す図、 第3図は本発明のセル領域の配置方向を示す図、 第4図は従来のセル領域と配線領域とを示す図、 第5図は第4図の場合の配線分布を示す図である。

1 ……セル領域、2 ……配線領域、3 …… 電板 (接地)配線パターン、4 ……人出力第子領域、 A,B,C,D……三角形部分、F……セル領域の 配置方向、0 ……接地端子、V……電廠端子。

代理人 弁理士 架 田 春 雄士(1)







-229-

CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME:

NEC CORP

COUNTRY N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is <u>partitioned</u> into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

09/05/2002, EAST Version: 1.03.0002

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio